由于信號供電電壓逐步降低，產(chǎn)品尺寸縮小等因素的影響，信號-電源協(xié)同仿真，芯片-封裝-PCB電源完整性的協(xié)同仿真在當下產(chǎn)品開發(fā)變得越來越普遍。對于信號-電源的協(xié)同仿真，我們一般稱之為Power-Aware仿真分析，即考慮電源對信號的影響，這在DDR信號中更為明顯。對于電源的芯片-封裝-PCB協(xié)同仿真，芯片模型常見Spice網(wǎng)表，是從芯片網(wǎng)表抽取出的模型，如常見的CMP模型，而PKG/PCB則是PDN模型，當然包含去耦電容。[敏感詞]我們就這2部分內(nèi)容進行學習說明。

DDR3的物理結(jié)構(gòu)如下圖所示：

芯片朝下，導線與單層封裝基板連接，封裝與PCB通過BGA連接。PCB是6層FR4板，具有復雜的電源/地網(wǎng)絡走線。[敏感詞]介紹三個不同層次的PDN等效模型的提取方法，并驗證所構(gòu)建模型的準確性。

• PCB的PDN模型

PCB物理結(jié)構(gòu)過于復雜，因此我們采用EDA工具如PowerSI或者SIWAVE來抽取PCB的PDN參數(shù)，結(jié)果如下圖所示。這是裸板的PDN結(jié)果,可以看出：PDN在低頻時表現(xiàn)為一個小電容器（1.63 nF），在約100MHz以上變?yōu)殡姼小Ｔ?/span>325MHz附近可以看到諧振效應.

• PKG的PDN模型

封裝模型既可以用Q3D來提取RLGC參數(shù)，也可以用EDA工具提取PDN模型，整個操作過程和PCB類似。

• 芯片模型

芯片模型可以用如RedHawk軟件來抽取CPM模型，也可以基于測試創(chuàng)建等效模型，在我們無法借助EDA工具獲取CPM模型時，基于測試構(gòu)建等效模型就成為了重要手段，這也是我們關注的重點。等效模型的構(gòu)建基于3個假設：

1.電源/地網(wǎng)絡的寄生電阻(R)與電源/地網(wǎng)絡之間的距離成正比

2.片上去耦電容（Cde）的值與電源/地之間的距離成正比

3.片上去耦電容的電阻（ESR）與電源/地之間的距離成反比

令爾法對應第（n-1）個pad與第n個pad的距離與電網(wǎng)處1個pad與第9個pad的距離之比，β對應（n-1）個pad與n個pad的距離與接地網(wǎng)處1個pad與第9個pad的距離之比?；谏鲜鋈齻€假設，可以構(gòu)建芯片的等效模型，如下圖所示。

為了推導R、Cdie和ESR的值，它們必須以Z參數(shù)的形式與測量結(jié)果聯(lián)系起來。

Z參數(shù)的定義由式給出

上圖芯片模型的Z11的高頻實部為：

Z21的高頻實部為：

In與I(n-1)的電流比很容易得到，定義I8與I7的電流比為:

芯片模型的低頻Z11可以表達為：

聯(lián)立上面式子就可以得到R, Cdie, ESR參數(shù)，基于該參數(shù)構(gòu)建的模型的仿真結(jié)果和測量結(jié)果對比如下：

• PI-SI聯(lián)合仿真

整個系統(tǒng)仿真結(jié)構(gòu)圖如下所示：

就PDN部分，仿真結(jié)果如下圖所示：

在1MHz到10MHz之間，整個系統(tǒng)的PDN和PKG+PCB的阻抗相似，在100MHz以上系統(tǒng)的PDN變?yōu)槌?shù)，這是片上去耦電容和電阻作用的結(jié)果。由于去耦電容和芯片PDN并聯(lián)的ESR的緣故，因此，PDN阻抗與較高頻率下的C值和ESR有關。然而，在較低頻率下，完整PDS的輸入阻抗小于芯片PDN和去耦電容的寄生電阻值。因此，并聯(lián)的影響在低頻時對整個PDN阻抗沒有影響。

[敏感詞]是信號-電源聯(lián)合仿真結(jié)果，我們測試了3個case：信號的頻率是800M，各自對應的PDN阻抗分別是5.6歐，17.8歐和1.06歐，仿真結(jié)果如下圖所示：

可以看到眼圖結(jié)果和PDN結(jié)果是匹配的，因此在DDR信號的分析中，電源-信號的聯(lián)合仿真是非常有必要的，可以盡[敏感詞]降低信號異常的風險。


免責聲明：本文采摘自Circuit and signal，本文僅代表作者個人觀點，不代表金航標及行業(yè)觀點，只為轉(zhuǎn)載與分享，支持保護知識產(chǎn)權(quán)，轉(zhuǎn)載請注明原出處及作者，如有侵權(quán)請聯(lián)系我們刪除。